Testez votre compréhension des sujets liés aux systèmes embarqués en répondant à plus de 100 QCM sur les systèmes embarqués.
Faites défiler vers le bas pour commencer !
A. Emplacement de RAM 06h
B. Emplacement de RAM 02h
C. Emplacement de la RAM 08 H
D. Emplacement de la RAM 00h
A. Cy = 1 et ac = 1
B. Cy = 1 et ac = o
C. Cy = 0 et ac = 0
D. Cy = o et ac = 1?
A. 9600
B. 4800
C. 4166
D. 1200
A. À ffffh
B. À 1fffi
C. À FFH
D. À 2ffh
A. BRAS
B. 8051
C. Pic
D. Avr
A. 30h et 31h
B. 32h et 36h
C. 36h et37h
D. 37h et38h
A. Accrocheur
B. PC
C. PSW
D. Dptr
A. PSW.0 & PSW.7
B. PSW.1 & PSW.5
C. PSW.2 & PSW.6
D. PSW.3 & PSW.4
A. Von Neumann
B. Harvard
C. Pascal
D. Tout ce qui précède
A. 8 bits
B. 13 bits
C. 4 bits
D. 16 bits
A. Technologie TTL
B. Technologie MOS
C. Technologie des NMOS
D. Technologie CMOS
A. 1 et 0
B. 0 et 1
C. 0 et 0
D. 1 et 1
Que fait le terme "Support tiers" signifie?
A. Disponibilité du logiciel pour prendre en charge les microcontrôleurs
B. Disponibilité des concessionnaires pour commercialiser le produit
C. Disponibilité des concessionnaires pour commercialiser le produit
Quel mode et quel temporisateur sont sélectionnés pour les instructions suivantes?
A. Mode 1 et minuterie 0
B. Mode 2 et minuterie 1
C. Mode 2 et minuterie 0
D. Mode 1 et minuterie 1
Combien de délai serait là dans le programme suivant si la fréquence des cristaux est de 11,0592 MHz?
A. 436.17
B. 236.17
C. 336.17
D. 136.17
En 8051, la minuterie de mode 2 est & nbsp; ____________.
A. une minuterie 13 bits
B. une minuterie 8 bits
C. une minuterie 16 bits
D. une minuterie 12 bits
L'ensemble d'instructions de la famille de micro-contrôleur Pic i6cxx a __________.
A. 76 instructions
B. 150 instructions
C. 35 instructions
D. 65 instructions
UART est mieux décrit comme?
A. Une interface
B. Un protocole
C. Une référence
D. Un périphérique matériel
Le processeur à usage général est composé? (Vérifiez tout ce qui s'applique)
A. Microprocesseur
B. Microcontrôleur
C. Processeur intégré
D. Processeur d'alimentation du signal numérique --wrong Ans
Le SCE-MI fournit une infrastructure de transport entre le _____ et les côtés de la station de travail hôte de chaque canal qui interconnecte les modèles de transacteur dans l'émulateur à C (non timed ou RTL) sur le poste de travail?
A. appareil
B. Émulateur
C. données
D. ports
Pour enregistrer les informations de trace générées par les processeurs Cortex-M3 / M4, Lauterbach prend en charge les modes suivants? (Vérifiez tout ce qui s'applique)
A. Mode FIFO: Stockage des informations dans la mémoire 128 Mbyte du combiprobe Trace32
B. Mode Stream: Streaming les informations sur un disque dur sur l'ordinateur hôte
C. Pro Ling en temps réel: les informations de trace sont diffusées vers l'ordinateur hôte et analysées pendant l'exécution
D. Aucun des éléments ci-dessus, Ans
Choisissez la raison la plus probable de l'erreur de compilation. Si vous développez du code pour un processeur de cortex ARM du modèle précoce, votre code ne parvient pas et lorsque vous supprimez la ligne sous le code compile avec succès? t = t + 0,01
A. Votre compilateur a besoin d'une implémentation d'une bibliothèque flottante douce pour gérer l'arithmétique du point flottant
B. L'architecture nécessite une arithmétique à virgule fixe avec des flotteurs
C. Vous manquez une déclaration #include <... h>
D. Les bibliothèques nécessaires pour la liaison statique sont manquantes
L'échange de données complet entre la simulation et le μC est réalisé via l'interface de débogueur standard, de sorte que l'effort matériel pour le couplage est minime par rapport à d'autres approches de simulation HIL où chaque ____ broche elle-même doit être connectée à l'interface de l'ordinateur de simulation?
A. E / O
B. Soc
C. Hil
D. Aucune de ces réponses
En réinitialisation, que se passe-t-il dans un système intégré?
A. Initialisez les pointeurs de pile et préparez la mémoire et affichez des parties de la puce
B. Cela dépend entièrement du contrôleur / système intégré que vous utilisez
C. Relancer le code de démarrage
D. redémarrage avec le chargeur de démarrage pointant vers l'adresse du gestionnaire de réinitialisation 0xfffffff0
À l'aide d'une trace32, le code généré a été chargé dans le matériel de contrôle et testé fonctionnellement in situ?
A. données
B. débogueur
C. cadre
D. paquets
Le système de débogage multi-noyau (MCDS) sur les dispositifs d'émulation fournit un compteur et des systèmes de déclenchement qui étend les ressources de débogage ___ normales?
A. μA
B. μb
C. μc
D. μd
Les packages de trace ITM pour les accès en lecture / écriture contiennent les informations suivantes?
A. Adresse de données
B. Valeur des données
C. compteur de programme
D. Aucune de ces réponses
Les émulateurs basés sur FPGA mappent la conception SOC aux blocs logiques configurables d'un FPGA. Les FPGA sont une solution flexible tant que la conception complète peut être mappée en un FPGA?
A. appareil
B. programme
C. puce électronique
D. comptoir
Sélectionnez des instructions vraies pour le microprocesseur?
A. Pour créer un micro ordinateur complet, il faut ajouter de la mémoire généralement ROM et RAM, décodeur de mémoire
B. et oscillateur et un nombre si les ports en série et parallèle
C. Son processeur contient une ALU, un programme compteur un pointeur de pile un registre de travail, une chronométrage d'horloge
D. circuit et circuit d'interruption sur une seule puce mauvaise et
L'intégration d'un vrai & mu; c dans des environnements de simulation peut être implémenté de différentes manières, choisissez des déclarations correctes? (Vérifiez tout ce qui s'applique)
A. La possibilité est d'utiliser uniquement une connexion via une interface de communication dédiée
B. Les solutions relie chaque broche μC via du matériel spécialisé à l'ordinateur de simulation
C. Les solutions relie chaque broche μC3 via du matériel spécialisé à l'ordinateur de simulation
D. Aucun des éléments ci-dessus, Ans
Sélectionnez une vraie instruction pour le microcontrôleur? (Vérifiez tout ce qui s'applique)
A. Les microcontrôleurs incluent et le processeur intégré, la mémoire et les périphériques capables d'entrée et de sortie
B. Il contient une mémoire de processeur et des périphériques d'entrée / sortie programmables
C. Un microcontrôleur est un système informatique fonctionnel sur une puce
D. Aucun des éléments ci-dessus -wrong Ans
Laquelle des fonctionnalités de CoreSight Trace32 suivantes?
A. Prise en charge du multiprocessement asymétrique (AMP) et du multiprocessement symétrique (SMP)
B. Débogage via l'interface JTAG et le débogage de fil série à 2 broches
C. Prise en charge de tous les types de macrocelles de trace (ETM, PTM, HTM, ITM, STM et plus)
D. Prise en charge de la matrice de déclenchement croisée CoreSight
E. Tout ce qui précède
La famille de microcontrôleur PIC de base représente le descendant le plus direct des ancêtres d'instruments généraux et affiche les caractéristiques de base de la conception de PIC d'origine. Les premiers microcontrôleurs de base de microchip ont été codés?
A. 1650
B. 1655
C. 16C5X
D. 16C5
UART permet au microcontrôleur de communiquer avec? (Vérifiez tout ce qui s'applique)
A. Imprimantes
B. LCDS
C. Capteurs d'entrée
D. Aucun des ci-dessus -wrong ang
Le processeur _____ doit avoir un port de trace avec une bande passante suffisante afin que les informations de trace puissent être enregistrées par un outil externe sans aucune perte d'informations?
A. Soc
B. Rtl
C. AVG
D. Fpog
Différents modes d'adressage dans le microcontrôleur 8051 sont?
A. Adresse immédiate
B. Registre de l'adressage
C. Réalisé en adressant
D. Aucun des éléments ci-dessus, Ans
Lequel des éléments suivants est les classifications des systèmes intégrés?
A. Systèmes intégrés à petite échelle
B. Systèmes intégrés à l'échelle moyenne
C. Systèmes intégrés sophistiqués
D. Systèmes intégrés à l'échelle de puissance -wrong Ans
De nombreux dispositifs intégrés utilisent des convertisseurs analogiques (ADC) pour l'acquisition de données. Ces ADC peuvent être échantillonnés sur une base chronométrée régulière, et les échantillons de données stockés par logiciel d'application dans un?
A. Déployer
B. Itm
C. Jtag
D. Ampli
Laquelle des déclarations suivantes est incorrecte à propos du processeur de signal numérique?
A. DSP en tant que GPP est une unité VLSI à puce unique
B. Il comprend les capacités de calcul en cas de microprocesseur et multiplier et accumuler des unités (Mac)
C. DSP possède un grand nombre d'applications telles que le traitement d'image, les systèmes de traitement de la vidéo, de la vidéo et des télécommunications
D. Il est utilisé lorsque les fonctions de traitement du signal s'arrêtent à traiter rapidement et que les systèmes ferment
Les définitions d'interface de conception avec les niveaux d'abstraction suivantes sont utilisées?
A. Niveau de message
B. Niveau de service
C. Niveau du conducteur et niveau de transfert (RTL)
D. Aucun des éléments ci-dessus, Ans
Lequel des éléments suivants est la classification des systèmes intégrés?
A. Systèmes intégrés autonomes
B. Systèmes intégrés en temps réel
C. Appareils Web en réseau
D. Appareils mobiles et Web -Wrong Ans
Quels sont les moments statistiques? (Vérifiez tout ce qui s'applique)
A. Moyenne
B. Variance
C. Asymétrie
D. Kurto
E. Skeness -wrong Ans
A. Les microcontrôleurs ont des E / S, de la mémoire, etc. intégrés et spécialement conçu pour le contrôle
B. Les microcontrôleurs sont des gestionnaires des ressources (E / S, mémoire) qui se trouvent en dehors de son architecture
C. Les microprocesseurs ont des E / S, de la mémoire, etc.
D. Le microprocesseur est un gestionnaire des ressources (E / S, mémoire) qui réside hors-côté de son architecture
A. CAL_CHANGESTACK: C'est la fonction, où le commutateur de contexte se produit. Ceci est expliqué dans la section de commutation contextuelle.
B. Cal_initializehardware (): initialise le matériel, ce qui signifie l'initialisation de l'IO, les interruptions et les minuteries.
C. CAL_ENTERCRICATIQUERICION (): Entrez dans la région critique en désactivant les interruptions.
D. CAL_EXITCRICATIQUERICION (): quittez la région critique en restaurant les drapeaux CPU.
E. Tout ce qui précède
A. Microcontrôleurs 16 bits ou 32 bits ou processeurs de signaux numériques (DSP) ou ordinateurs d'instructions réduits (RISC)
B. Complexités matérielles et logicielles
C. Pas de complexité périphérique externe
D. Tout ce qui précède
A. Programme / script
B. OS
C. Firmware
D. Tout ce qui précède
A. addwf
B. addlw
C. subwf
D. sublw et incf
E. Tout ce qui précède
A. Les mutex sont généralement utilisés pour sérialiser l'accès des utilisateurs simultanés d'une ressource partagée jusqu'à un nombre maximum
B. Les mutex sont généralement utilisés pour sérialiser l'accès à une section de code rentrant qui ne peut pas être exécuté simultanément par plus d'un processus
C. Un objet à sémaphore ne permet qu'un seul processus dans une section contrôlée, forçant d'autres processus
D. Un sémaphore restreint le nombre d'utilisateurs simultanés d'une ressource partagée jusqu'à un nombre maximum
A. Plusieurs solutions source standard
B. Plusieurs processeurs
C. Souvenirs
D. Cœurs
E. Tout ce qui précède
A. Système informatique d'exploitation
B. Système informatique fonctionnel
C. Système de système d'exploitation
D. Aucune des choses ci-dessus
A. Chargeur dynamique, chargeur de liaison, moniteur, agent de débogage
B. Chargeur de fonction, chargeur de liaison, moniteur, agent de débogage
C. Chargeur dynamique, chargeur de liens, chargeur de programme, agent de débogage
D. Tout ce qui précède
A. Gestion de l'alimentation
B. Utilitaire de produit final
C. Contrôle des systèmes physiques
D. Sécurité et fiabilité du système
E. Tout ce qui précède
A. Actionneur de pouvoir
B. Actionneur de virage partiel
C. Actionneur multi-tours
D. Tout ce qui précède
A. Contrôle numérique direct: Interaction des actionneurs homme-machine, informe l'opérateur de l'état actuel de l'objet contrôlé, les exigences du capteur, le conditionnement du signal
B. Collecte de données: exigences des capteurs, conditionnement du signal, surveillance des alarmes
C. Contrôle numérique direct: les actionneurs interaction man-machine, informe l'opérateur de l'état actuel de l'objet contrôlé, aide l'opérateur à contrôler le système
D. Collecte de données: Exigences du capteur, aide l'opérateur à contrôler le système
E. B et C
A. Connectivité
B. Extensibilité
C. Complexité
D. Aucune de ces réponses
A. Système physique> Conditionnement du signal> Convertisseurs A / D> Capteur du transducteur> Ordinateur
B. Système physique> Convertisseurs A / D> Capteur du transducteur> Conditionnement du signal> ordinateur
C. Système physique> Capteur du transducteur> Conditionnement du signal> Convertisseurs A / D> Ordinateur
D. Aucune de ces réponses
A. Mode d'adressage immédiat
B. Mode d'adressage de l'enregistrement
C. Mode d'adressage réalisé
D. Mode d'adressage indexé
E. Tout ce qui précède
A. Timer 1 Interruptions (TF1)
B. Interruption HW externe 1 (INT10)
C. COM COM (RI et TL)
D. Interrupte
A. Intel x86
B. BRAS
C. AVR
D. SDCC
A. Si vous utilisez un système de fichiers dans un chroot, vous vous retrouvez avec un système de fichiers préfixé par le chemin chroot
B. Si un exécutable chrooté a besoin d'accès à un fichier d'objet xx.so, l'accès réel se produira à xx.so préfixé par le chemin chrooté. Cela permet d'utiliser différents binaires d'architecture
C. Le but principal du chroot est de fournir une sécurité
D. Pour protéger votre système de fichiers d'origine lorsque vous exécutez des binaires d'une architecture différente
A. La consommation d'énergie inférieure à optimiser pour une application donnée
B. Composants sur une seule puce en utilisant un microprocesseur
C. Les MCU ont tendance à être spécifiques à l'application
D. Moins de flexibilité car tous les composants sont intégrés dans la seule puce
A. Coût moindre car de nombreux éléments du processeur sont contenus dans la puce unique, ce qui entraîne un coût de puce et un coût de la carte à baisser
B. Performances limitées car la taille de la mémoire est limitée par ce qui peut être logé sur la puce
C. Les MCU ont tendance à être spécifiques à l'application afin que le choix soit limité
D. Moins de flexibilité car tous les composants sont intégrés dans la seule puce
A. AVR est un microprocesseur tandis que ARM est un micro-contrôleur
B. ARM est un microprocesseur tandis que AVR est un micro-contrôleur
C. AVR est une architecture 8 bits tandis que ARM est une architecture 32 bits
D. Le bras contient de la mémoire alors que AVR ne le fait pas
A. Parcourir les instructions
B. Accéder aux registres du système
C. Définition / compensation des points d'arrêt
D. Aucune de ces réponses
A. tests multiplateformes
B. débogage
C. conception d'architecture
D. conception multitâche
E. Tout ce qui précède
A. Compter le nombre d'occurrence de cet événement
B. Compter la durée de l'événement
C. Compter les données de l'événement
D. Aucune de ces réponses
A. Mode FIFO: Stockage des informations dans la mémoire 128 Mbyte du combiprobe Trace32
B. Pro Ling en temps réel: les informations de trace sont diffusées vers l'ordinateur hôte et analysées pendant l'exécution
C. Mode Stream: Streaming les informations sur un disque dur sur l'ordinateur hôte
D. Tout ce qui précède
A. matériel de bas niveau
B. Image du noyau
C. Processus init
D. Tout ce qui précède
A. Timer, vitesse maximale de comptage est 1/24 de la fréquence de l'oscillateur
B. Compteur, la vitesse de comptage maximale est de 1/12 de la fréquence de l'oscillateur
C. Un compteur utilise un signal externe pour compter les impulsions
D. Une minuterie utilise la fréquence de l'horloge interne et génère un retard
A. Soc
B. Rtl
C. AVG
D. FPGA
A. OpenEmbedded
B. Buildroot
C. Réponse en temps réel
D. Partitionnement fonctionnel
A. Lisez les valeurs TL et TH comme valeur flottante
B. Lire TL et TH comme une valeur 8 bits séparée
C. Lisez les valeurs TL et TH comme une valeur 16 bits
D. Lisez les valeurs TL et TH comme une valeur unique
A. Soutenu par de nombreux IDE
B. Manuel détaillé
C. Ligne de commande et GUI disponibles
D. Tout ce qui précède
A. Pic
B. Avr
C. SDCC
D. BRAS
A. Opérations proactives
B. Effets sur le matériel
C. Topologie
D. Réseau
A. Synchrone
B. Asynchrone
C. Isochrone
D. Aucune de ces réponses
A. Processeur / processeur
B. Interface
C. Bus de données
D. Tout ce qui précède
A. Com
B. E / S
C. CPU
D. Carte mère
A. mémoire
B. conception
C. chargeur de démarrage
D. E / S
A. Fonction
B. Programme
C. Mémoire
D. Temps
A. importé
B. Exporté
C. lire
D. chargé
A. Maintenabilité
B. Interrompre contrôlé
C. Modes de défaillance critiques
D. Certification
E. Accès à la mémoire directe (DMA)
A. cycles uniques
B. doubles cycles
C. plusieurs cycles
D. Tout ce qui précède
A. supplémentaire
B. limité
C. illimité
D. infini
A. Les piscines évitent la fragmentation externe de la mémoire, en ne permettant pas à un tampon qui est renvoyé à la piscine pour être divisé en tampons plus petits à l'avenir
B. Le mécanisme d'attribution de la mémoire des pools permet aux logiciels d'application d'allouer des morceaux de mémoire de 4 à 8 tailles de tampon différentes par pool
C. Lorsqu'un tampon est retourné à la piscine, il est placé sur une liste de tampons gratuits de tampons de sa propre taille qui sont disponibles pour une réutilisation future à leur taille tampon d'origine
D. Tout ce qui précède
A. AOS_WAITMESSAGE ET AOS_RECEIVEMESSAGE
B. AOS_WAITEvent et AOS_LOADEVER
C. AOS_ENTERMUTEX et AOS_SIGNALTASK
D. AOS_WAITSIGNAL ET AOS_EXITMUTEX
E. AOSWAITSEMAPHORE et AOS_RELEASEMAPHORE
A. Moyenne
B. Variance
C. Hybride
D. Kurto
E. Asymétrie
A. Unité d'exécution (UE)
B. Commande de programme (PC)
C. Unité de programme (PU)
D. Unité de contrôle de flux de programme (CU)
A. Systèmes intégrés mobiles
B. Systèmes intégrés en réseau
C. Systèmes intégrés en temps réel
D. Systèmes intégrés autonomes
E. Tout ce qui précède
A. Mémoire de systèmes disponibles
B. Vitesse du processeur disponible
C. Coût
D. Tout ce qui précède
A. C
B. C ++
C. C #
D. Java
A. logiciel
B. embarqué
C. Échange d'événements
D. Aucune de ces réponses
A. Les microcontrôleurs comprennent un CPU intégré, une mémoire et des périphériques capables d'entrée et de sortie
B. Les microcontrôleurs sont chers et moins complexes
C. Il contient une mémoire de processeur et des périphériques d'entrée / sortie programmables
D. Aucune de ces réponses
A. TLM est une approche de modélisation de haut niveau où les détails de la communication entre les classes sont séparés des informations de la mise en œuvre des unités fonctionnelles
B. TLM est une approche de modélisation de haut niveau où les détails de la communication entre les modules sont séparés des détails de la mise en œuvre des unités fonctionnelles
C. TLM est une approche de modélisation de haut niveau où les détails de la communication entre les modules sont séparés des détails des modèles fonctionnels
D. TLM est une approche de modélisation de haut niveau où les détails de la communication entre les modules sont séparés des détails de la mise en œuvre des unités de classe
A. Mal sophistiqué
B. En réseau
C. Données / matériel en temps réel
D. Tout ce qui précède
A. 1
B. 0
C. 1 et 0
D. Ni 1 ni 0
A. PC
B. B
C. PSW
D. Accrocheur
A. mémoire
B. mémoire
C. Alu
D. comptoir
A. #
B. []
C. @
D. ""
A. Direct
B. Immédiat
C. Indexé
D. Enregistrer