Metti alla prova la tua comprensione degli argomenti sui sistemi embedded rispondendo a oltre 100 MCQ sui sistemi embedded.
Scorri verso il basso per iniziare!
A. Posizione RAM 06H
B. Posizione RAM 02H
C. Posizione RAM 08 H
D. Posizione RAM 00h
A. Cy = 1 e ac = 1
B. Cy = 1 e ac = o
C. Cy = 0 e ac = 0
D. Cy = O e AC = 1?
A. 9600
B. 4800
C. 4166
D. 1200
A. A ffffh
B. A 1fffi
C. A ffh
D. A 2ffh
A. BRACCIO
B. 8051
C. Foto
D. Avr
A. 30h e 31h
B. 32h e 36h
C. 36H e37h
D. 37h e38h
A. Acc
B. PC
C. PSW
D. Dptr
A. PSW.0 e PSW.7
B. PSW.1 e PSW.5
C. PSW.2 e PSW.6
D. PSW.3 e PSW.4
A. Von Neumann
B. Harvard
C. Pascal
D. Tutti i precedenti
A. 8 bit
B. 13 bit
C. 4 bit
D. 16 bit
A. Tecnologia TTL
B. Tecnologia MOS
C. Tecnologia NMOS
D. Tecnologia CMOS
A. 1 e 0
B. 0 e 1
C. 0 e 0
D. 1 e 1
Cosa fa il termine & quot; supporto di terze parti; Mean?
A. Disponibilità di software per supportare i microcontrollori
B. Disponibilità dei rivenditori per commercializzare il prodotto
C. Disponibilità dei rivenditori per commercializzare il prodotto
Quale modalità e quale timer sono selezionati per le seguenti istruzioni?
A. Modalità 1 e timer 0
B. Modalità 2 e timer 1
C. Modalità 2 e timer 0
D. Modalità 1 e timer 1
Quanto ritardo sarebbe lì nel seguente programma se la frequenza cristallina è 11.0592 MHz?
A. 436.17
B. 236.17
C. 336.17
D. 136.17
In 8051, il timer di modalità 2 è & nbsp; ____________.
A. un timer a 13 bit
B. un timer a 8 bit
C. un timer a 16 bit
D. un timer a 12 bit
Il set di istruzioni della famiglia Micro Controller Pic I6CXX ha __________.
A. 76 istruzioni
B. 150 istruzioni
C. 35 istruzioni
D. 65 istruzioni
Uart è meglio descritto come?
A. Un'interfaccia
B. Un protocollo
C. Uno standard
D. Un dispositivo hardware
Il processore per uso generale è costituito? (Controlla tutto ciò che si applica)
A. Microprocessore
B. Microcontrollore
C. Processore incorporato
D. Processore di alimentazione del segnale digitale -Wong ANS
L'SCE-MI fornisce un'infrastruttura di trasporto tra _____ e i lati della workstation host di ciascun canale che interconnette i modelli di transattori nell'emulatore in modelli C (senza tempo o RTL) sulla workstation?
A. dispositivo
B. emulatore
C. dati
D. porti
Per registrare le informazioni di traccia generate dai processori Cortex-M3/M4, Lauterbach supporta le seguenti modalità? (Controlla tutto ciò che si applica)
A. Modalità FIFO: memorizzazione delle informazioni nella memoria 128 MByte della combinazione TRACE32
B. Modalità di streaming: streaming delle informazioni su un duro discorso sul computer host
C. PRO LE LEGATURA in tempo reale: le informazioni sulla traccia sono trasmesse sul computer host e analizzate durante il runtime
D. Nessuno dei precedenti: WRONG ANS
Scegli il motivo più probabile per l'errore di compilazione. Se stai sviluppando il codice per un processore di corteccia ARM del modello precoce, il codice non riesce a creare e quando si rimuove la riga sotto il codice compila correttamente? T = T + 0,01
A. Il tuo compilatore necessita di un'implementazione di una libreria a galleggiante morbida per gestire l'aritmetica a punta mobile
B. L'architettura richiede aritmetica a punto fisso con galleggianti
C. Ti manca un'istruzione #include <... h>
D. Mancano le librerie necessarie per il collegamento statico
Lo scambio di dati completo tra la simulazione e μC viene realizzato tramite l'interfaccia di debugger standard, quindi lo sforzo hardware per l'accoppiamento è minimo rispetto ad altri approcci di simulazione HIL in cui ogni pin ____ stesso deve essere collegato all'interfaccia del computer di simulazione?
A. I/o
B. Soc
C. Hil
D. Nessuna delle precedenti
Al ripristino, cosa succede in un sistema incorporato?
A. Inizializzare i puntatori dello stack e preparare la memoria e aprire parti del chip
B. Dipende completamente dal sistema controller/incorporato che usi
C. Rielabora il codice di avvio
D. Riavvia con il caricatore di avvio che punta all'indirizzo del gestore di ripristino 0xfffffff0
Utilizzando una TRACE32, il codice generato è stato caricato nell'hardware di controllo e testato funzionalmente in situ?
A. dati
B. debugger
C. struttura
D. Pacchetti
Il sistema di debug multi core (MCD) sui dispositivi di emulazione fornisce un sistema di contatto e trigger che estende le normali risorse di debug ___?
A. μA
B. μb
C. μc
D. μd
I pacchetti di traccia ITM per gli accessi di lettura/scrittura contengono le seguenti informazioni?
A. Indirizzo di dati
B. Valore dei dati
C. contatore di programma
D. Nessuna delle precedenti
Gli emulatori basati su FPGA mappano il design SOC ai blocchi logici configurabili di un FPGA. Gli FPGA sono una soluzione flessibile purché il design completo possa essere mappato a un FPGA?
A. dispositivo
B. programma
C. microchip
D. contatore
Seleziona le istruzioni True per il microprocessore?
A. Per creare un micro computer completo si deve aggiungere memoria di solito ROM e RAM, Decodificatore di memoria
B. e oscillatore e un numero se porte seriali e parallele
C. La sua CPU contiene un ALU, un programma di programmazione di un puntatore dello stack Alcuni registri di lavoro, un cronometro
D. circuito e interrupt circuiti su un singolo chip e sbagliato
Incorporare un vero & mu; c; in ambienti di simulazione può essere implementato nei seguenti modi, scegli le dichiarazioni corrette? (Controlla tutto ciò che si applica)
A. La possibilità è utilizzare solo una connessione tramite un'interfaccia di comunicazione dedicata
B. Soluzioni collega ogni pin μc tramite hardware specializzato al computer di simulazione
C. Soluzioni collega ogni pin μc3 tramite hardware specializzato al computer di simulazione
D. Nessuno dei precedenti: WRONG ANS
Selezionare una vera istruzione per il microcontrollore? (Controlla tutto ciò che si applica)
A. I microcontrollori includono e integrati CPU, memoria e periferiche in grado di input e output
B. Contiene una memoria del processore e periferiche di input/output programmabili
C. Un microcontrollore è un sistema informatico funzionale su un chip
D. Nessuno dei precedenti: WRONG ANS
Quale delle seguenti caratteristiche di TRACE32 CORESIGHT?
A. Supporto per il multiprocessing asimmetrico (AMP) e il multiprocessing simmetrico (SMP)
B. Debug tramite interfaccia JTAG e debug seriale a 2 pin
C. Supporto per tutti i tipi di macrocelle di traccia (ETM, PTM, HTM, ITM, STM e altro)
D. Supporto per la matrice del trigger CoreSight
E. Tutti i precedenti
La famiglia MicroController PIC basale rappresenta il discendente più diretto degli antenati degli strumenti generali e mostra le caratteristiche fondamentali del design PIC originale. I primi microcontrollori di base del microchip sono stati codificati?
A. 1650
B. 1655
C. 16c5x
D. 16C5
UART consente al microcontrollore di comunicare? (Controlla tutto ciò che si applica)
A. Stampanti
B. LCD
C. Sensori di ingresso
D. Nessuno dei precedenti: Wrong Ang
Il processore _____ deve avere una porta di traccia con larghezza di banda suffient in modo che le informazioni di traccia possano essere registrate da uno strumento esterno senza alcuna perdita di informazioni?
A. Soc
B. Rtl
C. Avg
D. Fpog
Diverse modalità di indirizzamento nel microcontrollore 8051 sono?
A. Indirizzamento immediato
B. Registrazione di indirizzamento
C. Indirizzamento diretto
D. Nessuno dei precedenti: WRONG ANS
Quale delle seguenti è le classificazioni dei sistemi incorporati?
A. Sistemi incorporati su piccola scala
B. Sistemi incorporati in scala media
C. Sistemi incorporati sofisticati
D. Scala della potenza Sistemi incorporati -Worrong Ans
Molti dispositivi incorporati utilizzano convertitori analogici a digitale (ADC) per l'acquisizione dei dati. Questi ADC possono essere campionati regolarmente e i campioni di dati archiviati dal software applicativo in un?
A. Vettore
B. Itm
C. Jtag
D. Amp
Quale delle seguenti affermazioni non è corretta sul processore di segnale digitale?
A. DSP come GPP è un'unica unità VLSI
B. Include le capacità computazionali se microprocessore e moltiplica e accumulano unità (MAC)
C. DSP ha un gran numero di applicazioni come sistemi di elaborazione delle immagini, audio, video e telecomunicazioni
D. Viene utilizzato quando le funzioni di elaborazione del segnale si fermano per elaborare rapidamente e i sistemi si chiudono
Vengono utilizzate definizioni di interfaccia di progettazione con i seguenti livelli di astrazione?
A. Livello di messaggio
B. Livello di servizio
C. Livello del driver e livello di registrazione (RTL)
D. Nessuno dei precedenti: WRONG ANS
Quali dei seguenti sono la classificazione dei sistemi incorporati?
A. Sistemi incorporati autonomi
B. Sistemi incorporati in tempo reale
C. Appliance web in rete
D. Dispositivi mobili e web -wong Ans
Quali sono i momenti statistici? (Controlla tutto ciò che si applica)
A. Significare
B. Varianza
C. Asimmetria
D. Kurto
E. Skeness -Wong Ans
A. I microcontroller hanno I/O, Memoria ecc. Incorporato e progettato specificamente per il controllo
B. I microcontroller sono manager delle risorse (I/O, memoria) che si trovano al di fuori della sua architettura
C. I microprocessori hanno I/O, memoria ecc. Incorporato e progettati specificamente per il controllo
D. Il microprocessore è un gestore delle risorse (I/O, memoria) che si trovano fuori lato della sua architettura
A. Cal_ChangeStack: questa è la funzione, in cui si verifica l'interruttore di contesto. Questo è spiegato nella sezione di commutazione del contesto.
B. Cal_initializeHardware (): inizializza l'hardware, il che significa inizializzare IO, interruzioni e timer.
C. Cal_entercritical region (): immettere la regione critica disabilitando gli interrupt.
D. Cal_ExitCriticalEGion (): esci dalla regione critica ripristinando le bandiere della CPU.
E. Tutti i precedenti
A. MicroControllori a 16 o 32 bit o processori di segnale digitale (DSP) o computer ridotti (RISC)
B. Sia hardware che complessità del software
C. Nessuna complessità periferica esterna
D. Tutti i precedenti
A. Programma / script
B. Sistema operativo
C. Firmware
D. Tutti i precedenti
A. addWf
B. Addlw
C. subwf
D. sublw e incf
E. Tutti i precedenti
A. I mutex sono in genere utilizzati per serializzare l'accesso di utenti simultanei di una risorsa condivisa fino a un numero massimo
B. I mutex sono in genere utilizzati per serializzare l'accesso a una sezione di codice rientrante che non può essere eseguito contemporaneamente da più di un processo
C. Un oggetto semaforo consente solo un processo in una sezione controllata, forzando altri processi
D. Un semaforo limita il numero di utenti simultanei di una risorsa condivisa fino a un numero massimo
A. Soluzioni di origine multipla standard
B. Processori multipli
C. Ricordi
D. Core
E. Tutti i precedenti
A. Sistema informatico operativo
B. Sistema informatico funzionale
C. Sistema operativo
D. Nessuno dei precedenti
A. Caricatore dinamico, caricatore di collegamento, monitoraggio, agente di debug
B. Caricatore di funzioni, caricatore di collegamento, monitoraggio, agente di debug
C. Caricatore dinamico, caricatore di collegamento, caricatore del programma, agente di debug
D. Tutti i precedenti
A. Gestione energetica
B. Utilità del prodotto finale
C. Controllo dei sistemi fisici
D. Sicurezza e affidabilità del sistema
E. Tutti i precedenti
A. Attuatore di potere
B. Attuatore di svolta in parte
C. Attuatore multi-giro
D. Tutti i precedenti
A. Controllo digitale diretto: Attuatori interazioni man-machine, informa l'operatore dello stato corrente dell'oggetto controllato, i requisiti del sensore, il condizionamento del segnale
B. Raccolta dei dati: requisiti del sensore, condizionamento del segnale, monitoraggio degli allarmi
C. Controllo digitale diretto: interazione uomo-macchina degli attuatori, informa l'operatore dello stato attuale dell'oggetto controllato, aiuta l'operatore a controllare il sistema
D. Raccolta di dati: requisiti del sensore, aiuta l'operatore nel controllo del sistema
E. B e c
A. Connettività
B. Estensibilità
C. Complessità
D. Nessuna delle precedenti
A. Sistema fisico> Condizionamento del segnale> Convertitori A/D> Sensore trasduttore> Computer
B. Sistema fisico> Convertitori A/D> Sensore trasduttore> Condizionamento del segnale> Computer
C. Sistema fisico> Sensore trasduttore> Convertitore del segnale> Convertitori A/D> Computer
D. Nessuna delle precedenti
A. Modalità di indirizzamento immediato
B. Registra la modalità di indirizzamento
C. Modalità di indirizzamento diretto
D. Modalità di indirizzamento indicizzata
E. Tutti i precedenti
A. Timer 1 Interrupts (TF1)
B. Interrupt HW esterno 1 (INT10)
C. Serial com (RI e TL)
D. Interrompe
A. Intel X86
B. BRACCIO
C. Avr
D. SDCC
A. Se si utilizza un file system all'interno di un chroot, finirai con un filesystem prefisso dal percorso chrooted
B. Se un eseguibile chrooted necessita di accesso a un file oggetto xx.so, l'accesso reale avverrà a xx.so prefisso dal percorso chrootato. Ciò consente l'uso di binari di architettura diversi
C. Lo scopo principale di Chroot è fornire sicurezza
D. Per proteggere il tuo file system originale quando si esegue binari di un'architettura diversa
A. Un minor consumo di energia da ottimizzare per una determinata applicazione
B. Componenti su un singolo chip utilizzando il microprocessore
C. MCUS tendono ad essere specifici dell'applicazione
D. Meno flessibilità perché tutti i componenti sono integrati in un chip
A. Costi inferiori perché molti elementi del processore sono contenuti all'interno di un chip con un costo più basso del chip e un costo della scheda
B. Prestazioni limitate perché la dimensione della memoria è limitata da ciò che può essere ospitato sul chip
C. MCUS tendono ad essere specifico dell'applicazione, quindi la scelta può essere limitata
D. Meno flessibilità perché tutti i componenti sono integrati in un chip
A. AVR è un microprocessore mentre il braccio è un micro-controller
B. Il braccio è un microprocessore mentre AVR è un micro-controller
C. AVR è l'architettura a 8 bit mentre il braccio è un'architettura a 32 bit
D. Il braccio contiene memoria mentre AVR no
A. Passando le istruzioni
B. Accesso ai registri del sistema
C. Impostazione/cancellazione dei punti di interruzione
D. Nessuna delle precedenti
A. Test multipiattaforma
B. debug
C. progetto di architettura
D. Design multitasking
E. Tutti i precedenti
A. Contare il numero di verificarsi di quell'evento
B. Contare la lunghezza dell'evento
C. Contare i dati dell'evento
D. Nessuna delle precedenti
A. Modalità FIFO: memorizzazione delle informazioni nella memoria 128 MByte della combinazione TRACE32
B. PRO LE LING in tempo reale: le informazioni sulla traccia sono trasmesse sul computer host e analizzate durante il runtime
C. Modalità di streaming: streaming delle informazioni su un duro discorso sul computer host
D. Tutti i precedenti
A. hardware di basso livello
B. Immagine del kernel
C. Processo Init
D. Tutti i precedenti
A. Timer, la velocità di conteggio massima è 1/24 della frequenza dell'oscillatore
B. Contatore, la velocità di conteggio massima è 1/12 della frequenza dell'oscillatore
C. Un contatore utilizza un segnale esterno per contare gli impulsi
D. Un timer utilizza la frequenza dell'orologio interno e genera ritardi
A. Soc
B. Rtl
C. Avg
D. FPGA
A. Openbembedded
B. Buildroot
C. Risposta in tempo reale
D. Partizionamento funzionale
A. Leggi i valori TL e TH come valore float
B. Leggi Tl e Th come valore a 8 bit separato
C. Leggi i valori TL e TH come valore a 16 bit
D. Leggi i valori TL e TH come valore singolo bit
A. Supportato da molti IDE
B. Manuale dettagliato
C. Riga di comando e GUI disponibili
D. Tutti i precedenti
A. Foto
B. Avr
C. SDCC
D. BRACCIO
A. Operazioni proattive
B. Effetti sull'hardware
C. Topologia
D. Rete
A. Sincrono
B. Asincrono
C. Isocrono
D. Nessuna delle precedenti
A. Processore / cpu
B. Interfaccia
C. Bus dati
D. Tutti i precedenti
A. Com
B. I/o
C. PROCESSORE
D. Scheda madre
A. memoria
B. progetto
C. boot loader
D. I/o
A. Funzione
B. Programma
C. Memoria
D. Tempo
A. importato
B. esportato
C. Leggere
D. caricato
A. Manutenibilità
B. Interruzione controllato
C. Modalità di errore critico
D. Certificazione
E. Accesso a memoria diretta (DMA)
A. cicli singoli
B. doppi cicli
C. Cicli multipli
D. Tutti i precedenti
A. extra
B. limitato
C. illimitato
D. infinito
A. I pool evitano la frammentazione della memoria esterna, non permettendo a un buffer che viene restituito al pool di essere suddiviso in buffer più piccoli in futuro
B. Il meccanismo di allocazione della memoria dei pool consente al software applicativo di allocare blocchi di memoria da 4 a 8 diverse dimensioni del buffer per pool
C. Quando un buffer viene restituito al pool, viene messo in un elenco di buffer di buffer di dimensioni proprie che sono disponibili per il riutilizzo futuro alla dimensione del buffer originale
D. Tutti i precedenti
A. AOS_WAITMessage e Aos_ReceiveMessage
B. Aos_waitevent e aos_loadevent
C. AOS_ENTERMUTEX e AOS_SIGNALTASK
D. Aos_waitsignal e aos_exitmutex
E. Aoswaitsemaphore e Aos_releSemaphore
A. Significare
B. Varianza
C. Ibrido
D. Kurto
E. Asimmetria
A. Unità di esecuzione (UE)
B. Comando del programma (PC)
C. Unità di programma (PU)
D. Program Flow Control Unit (Cu)
A. Sistemi incorporati mobili
B. Sistemi incorporati in rete
C. Sistemi incorporati in tempo reale
D. Sistemi incorporati autonomi
E. Tutti i precedenti
A. Memoria di sistemi disponibile
B. Velocità del processore disponibile
C. Costo
D. Tutti i precedenti
A. C
B. C ++
C. C#
D. Giava
A. Software
B. incorporato
C. Scambio di eventi
D. Nessuna delle precedenti
A. I microcontroller includono una CPU integrata, memoria e periferiche in grado di input e output
B. I microcontrollori sono costosi e meno complessi
C. Contiene una memoria del processore e periferiche di input/output programmabili
D. Nessuna delle precedenti
A. TLM è un approccio di modellazione di alto livello in cui i dettagli della comunicazione tra le classi sono separati dalle informazioni sull'implementazione di unità funzionali
B. TLM è un approccio di modellazione di alto livello in cui i dettagli della comunicazione tra i moduli sono separati dai dettagli dell'implementazione di unità funzionali
C. TLM è un approccio di modellazione di alto livello in cui i dettagli della comunicazione tra i moduli sono separati dai dettagli dei modelli funzionali
D. TLM è un approccio di modellazione di alto livello in cui i dettagli della comunicazione tra i moduli sono separati dai dettagli dell'implementazione delle unità di classe
A. Sofisticato sbagliato
B. In rete
C. Dati / hardware in tempo reale
D. Tutti i precedenti
A. 1
B. 0
C. Sia 1 e 0
D. Né 1 né 0
A. PC
B. B
C. PSW
D. Acc
A. memoria
B. memoria
C. Alu
D. contatore
A. #
B. [
C. @
D. ""
A. Diretto
B. Immediato
C. Indicizzato
D. Registrati